Curso de VHDL

Aprenda mais sobre teoria e prática desta linguagem de programação.

O VHDl é uma sigla para “VHSIC Hardware Decription Language”, ou “Linguagem de Descrição de Hardware VHSIC”, em uma tradução para o português. Basicamente é uma linguagem que costuma ser utilizada para facilitar o design (projeto/concepção) de circuitos digitais em CPLDs, FPGAs e ASICs.

Originalmente, essa é uma linguagem desenvolvida sob o comando do Departamento de Defesa (DoD) dos Estados Unidos, em meados da década de 1980. Na época, o principal objetivo da sua criação era documentar o comportamento de ASICs que compunham os equipamentos que eram vendidos para as Forças Armadas Americanas.

Aprenda mais sobre VHDL neste curso online e gratuito. Não deixe de conferir também o curso de Linguagem de Programação e Compiladores.

Sobre o curso

Neste curso online e gratuito, os alunos poderão aprender mais sobre VHDL. A ideia do curso é oferecer uma visão geral de como funciona essa linguagem, com lições que exploram suas principais características e sua sintaxe. Além disso, o curso também oferece alguns exercícios mais práticos, que podem ser feitos através de simulação.

Estrutura do curso

VHDL #1 – Introdução

VHDL #2 – Exemplo de código [And Gate]

VHDL #3 – Exemplo de código [Somador de 4 bits]

VHDL #4 – Síntese de Circuitos

VHDL #5 – Estrutura de código

VHDL #6 – Instalação do Quartus Prime Lite e do ModelSim

VHDL #7 – Simulação funcional através do Modelsim

VHDL #8 – Simulação funcional através do University Program VWF

VHDL #9 – Classes de Objetos em VHDL – Sinais e constantes

VHDL #10 – Construção When Else

VHDL #11 – Construção With Select

VHDL #12 – Block

VHDL #13 – Process

VHDL #14 – For Generate

VHDL #15 – If Generate

VHDL #16 – Componentes

VHDL #17 – Exemplo de aplicação com component – Somador carry-ripple

VHDL #18 – Solicitação direta de componentes

VHDL #19 – Componetes e esquemas de iteração

VHDL #20 – Hello World! Uma introdução aos testbenches

VHDL #21 – Exemplo de testbench

VHDL #21.1 – Algumas Observações

VHDL #22 – Comando IF

VHDL #23 – Configurando testbenches no quartus

VHDL #24 Entendo o exemplo do registrador paralelo

VHDL #24.1 – Registrador com o tipo STD_LOGIC

VHDL #24.2 – Criando um contador em VHDL

VHDL #25 – Comando Case

VHDL #25.1 – Um exemplo avançado

VHDL #26 – O Comando Loop

VHDL #27 – O kit DE10 lite

VHDL #28 – Configurando o kit DE10 lite

VHDL #30 – Tipos de dados [PARTE 1]

VHDL #31 – Tipos de dados [PARTE 2]

VHDL #32 – Tipos de dados [PARTE 3]